¿ø±¤´ëÇб³(ÃÑÀå Á¤¼¼Çö) °ø°ú´ëÇÐ ÀüÀÚ¹×Á¦¾î°øÇкΠ¹«¼±Åë½Å¿¬±¸½Ç°ú ¾ËÅ׶óÞä°¡ Joint Lab ÁöÁ¤ Çù¾àÀ» ¸Î°í µðÁöÅÐ ¼³°è ºÐ¾ßÀÇ ±³À°Çù·ÂÀ» °ÈÇϱâ·Î Çß´Ù.
ÇÑ °³ÀÇ ¹ÝµµÃ¼ Ĩ¿¡ µðÁöÅÐ ½Ã½ºÅÛÀ» ÁýÀûÈÇÏ´Â ±â¼úÀÎ SOPC(System-On-a-Programmable Chip) ¼Ö·ç¼Ç ºÐ¾ß¸¦ ÁÖµµÇÏ´Â ¼¼°èÀû ±â¾÷ÀÎ ¾ËÅ׶óÞä´Â À̹ø Çù¾àÀ» ÅëÇØ °³¹ß º¸µå¿Í Á¤½Ä ¼ÒÇÁÆ®¿þ¾î¸¦ ¿ø±¤´ë¿¡ ±âÁõÇÏ°í, ¿ø±¤´ëÀÇ FPGA(Field Programmable Gate Array) ±³À° È°¼ºÈ¸¦ À§ÇØ ÀüÆøÀûÀÎ Áö¿øÀ» Çϱâ·Î Çß´Ù.
ºñ¸Þ¸ð¸® ¹ÝµµÃ¼ÀÇ ÀÏÁ¾ÀÎ FPGA´Â ƯÁ¤ ±â´ÉÀ» ¼öÇàÇϵµ·Ï Á¦À۵Ǿî ȸ·Î º¯°æÀÌ ºÒ°¡´ÉÇÑ ASIC ¹ÝµµÃ¼¿Í ´Þ¸® »ç¿ëÀÚ°¡ ¼³°èÇÑ µðÁöÅРȸ·Î¸¦ ÇöÀå¿¡¼ ¿©·¯ ¹ø ´Ù½Ã »õ°Ü ³ÖÀ» ¼ö ÀÖ´Â ¹ÝµµÃ¼·Î¼ Åë½Å ºÐ¾ß ¿Ü¿¡µµ µðÁöÅÐ TV¿Í °°Àº °¡Àü ºÐ¾ß¿Í LCD, ¹ÝµµÃ¼ Å×½ºÆ®Àåºñ, ÀÚµ¿Â÷, ·Îº¿ ¹× ÀÚµ¿È µî ´Ù¾çÇÑ ¾ÖÇø®ÄÉÀ̼ǿ¡¼ »ç¿ëµÇ°í ÀÖ´Ù.
¿ø±¤´ë¿Í Çù¾àÀ» ü°áÇÑ ¾ËÅ׶óÞä´Â FPGA, CPLD, HardCopy ASIC, ÀÓº£µðµå ÇÁ·Î¼¼¼, ¼ÒÇÁÆ®¿þ¾î °³¹ßÅø, IP ÄÚ¾î, °³¹ß Å°Æ® µîÀ» Àü ¼¼°è ¾à 14,000¿© °í°´µé¿¡°Ô °ø±ÞÇÏ°í ÀÖÀ¸¸ç, ½Ã½ºÅÛ°ú ¹ÝµµÃ¼ °ü·Ã ȸ»çµéÀÌ ½ÃÀå¿¡¼ È¿°úÀûÀÎ Çõ½Å°ú Â÷º°È¸¦ ÀÌ·ê ¼ö ÀÖ´Â ÇÁ·Î±×·¡¸Óºí ¼Ö·ç¼ÇÀ» Á¦°øÇÏ°í ÀÖ´Ù.
¹«¼±Åë½Å¿¬±¸½Ç Ã¥ÀÓÀÚ·Î ÀÖ´Â ÀüÀÚ¹×Á¦¾î°øÇкΠ¼Û¹®±Ô ±³¼ö´Â ¡°¾ËÅ׶óÞä¿ÍÀÇ Á¶ÀÎÆ® ·¦ Çù¾àÀº ¹Ì·¡ µðÁöÅÐ ¼³°è Àü¹® ÀηÂÀ» À°¼ºÇÏ°í, ±â¼ú°æÀï·ÂÀ» Çâ»ó½ÃÅ°´Âµ¥ À̹ÙÁöÇÒ °ÍÀ¸·Î ±â´ëÇÑ´Ù¡±°í ¸»Çß´Ù. |